

候选人才报告

(涉及个人隐私,请保密)

客 户: 恒扬数据

推荐职位: FPGA

推荐日期: 2022.03.09

深圳市一览网络股份有限公司

一览网络股份有限公司 用心专注 服务专业



第一部分 综合情况

一、候选人概览:

- ◆ 候选人统招本科毕业,有8年+的工作经验;
- ◆ 精通 FPGA 原理结构、丰富的 RTL 设计开发经验,精通时序分析约束,熟悉网络协议与应用开发;
- ◆ 熟悉 linux 操作系统原理、shell 脚本编写。具备实际项目 c 开发能力;
- ◆ 候选人具有较强的稳定性,具有良好的沟通能力以及学习能力,做事认真负责。

二、求职情况:

目前薪资	25k*14
期望薪资	30-40k
目前状态	离职
面试时间	提前 1-2 天通知,可到场面试
入职时间	随时入职

第二部分 个人基本资料

一、个人信息

姓 名	唐滔
性 别	男
年 龄	32
籍 贯	部阳市
目前位置	广东-深圳市
学 历	本科

二、教育背景

学习/培训时间	学校/培训机构	专业	学历/学位
2010. 09 - 2014. 07	湖南城市学院	电子信息工程	本科

第三部分 工作经历

2020.04 - 2022.03 深圳市巨鼎医疗股份有限公司

职务: FPGA 开发工程师

职责:

1、负责 zynq 系列芯片 ps 端 c 程序、pl 端 verilog 程序开发、调试、维护:实现医用

一览网络股份有限公司

用心专注 服务专业



胶片高清晰度热敏打印

2、输出项目技术方案。FPGA时序分析约束,攻克项目设计关键点,主导zynq(ps+p1)+mcu+上位机+硬件联调。

2018.03 - 2020.04 深圳市安达自动化设备有限公司

职务: FPGA 开发工程师

职责:

- 1、伺服脉冲变频控制算法、s型曲线加减速控制算法等逻辑设计,实现项目高精度点胶自动化控制;
- 2、输出项目技术方案,实现 fpga+dsp+上位机数据通信架构设计及联调。定期组织部门 FPGA 培训。

2016.04 - 2018.03 深圳市夏光通信测量技术有限公司

职务: FPGA 开发工程师

职责:

- 1、实现项目设备对时间、时钟性能精准测量、分析和评估。满足高精度时频同步的测试需求。
- 2、负责项目 FPGA 程序规范开发,调试和维护,输出 fpga 技术设计文档、verilog 编码规范

2014.07 - 2016.03 深圳市博远交通科技有限公司

职务: FPGA 开发工程师

职责:

- 1. 制定项目设计方案,负责 FPGA 程序开发调试。搭建 zynq 平台设计框架。实现 LED 显示屏高清图像显示。
- 2. 负责 zynq+上位机软件+LED 显示屏项目联调。解决项目调试问题。输出调试总结文档。

第四部分 项目经历

2020.04 - 至今 医疗热敏胶片打印机

1. zyng+上位机软件图像、控制数据交互, zyng ps 核实现任意比例图像缩放算法、tcp

一览网络股份有限公司

用心专注 服务专业



图像数据包 lwip 千兆网传输,图像数据 ddr 内存高速读写等 c 代码设计;

- 2. 基于 a****线实现 zynq pl 核连续突发读写 zynq ps 端 ddr 图像数据,设计图像数据 扫描打印算法; fpga 程序开发及时序分析约束,关键路径以及 I0 约束,输出最优 RTL 设计。
- 3. 实现设备打印流程步进电机逻辑控制,电机步进速度同步图像数据逐行扫描打印,设计 s 型曲线加减速电机控制,实现 zynq+mcu spi 主从站帧数据交互;
- 4. 推动项目主要的技术决策,输出项目技术文档,规范 FPGA 代码设计/时序约束,zynq 7035、zynq mpsoc 器件项目功能实现。主导项目软硬件联调。

2018.03 - 2020.03 多轴伺服控制点胶机

- 1、基于 pci/pcie 原理实现 fpga+pc 上位机数据交互;实现 fpga+dsp+pci 数据交互框架;fpga 程序开发及时序分析约束。
- 2、制定伺服脉冲变频控制算法、伺服电机 s 型曲线加减速控制算法等点胶机运动规划逻辑开发,实现苹果手机高精度点胶自动化控制;
- 3、制定 verilog 编码设计规范,输出项目技术方案。主导项目软硬件联调,,解决开发过程中的问题并输出调试总结。

2016.04 - 2018.03 syncone 高精度时间/频率分析仪

- 1、实现 zynq ps 与 pl 端 AXI 总线数据交互、上位机+zynq pcie 数据交互。pl 突发读写 ddr 内存等。
- 2、参与团队关于项目时频测量算法方案开发,研究傅里叶时频变换理论项目应用、FPGA 代码实现 FFT 滤波器。
- 3、规范 RTL 代码设计、FPGA 时序分析、约束。输出项目 FPGA 设计方案及调试总结,主导 zyng+pc 上位机+硬件多方联调。

2015.04 - 2016.03 LED 显示屏异步控制卡

- 1. soc 芯片选型(zynq-7035); FPGA程序设计、modelsim仿真调试以及项目联调;
- 2. 显示屏 LED 扫描驱动控制设计,图像灰度非线性设计调试,伽马算子图像校正。



3. 上位开发与 zynq ps 端数据交互, c 代码开发实现 ps 图像数据收发, 并实现 ddr 图像数据缓存。

2014.07 - 2015.03 AD/DA 数据采集卡

- 1、根据项目需求,对fpga、ad/da等芯片选型; FPGA verilog程序开发调试,
- 2、参与硬件板卡原理图设计、板卡调试。输出项目技术方案,调试总结。

第五部分 自我评价

- 1、精通 FPGA 原理结构、丰富的 RTL 设计开发经验,精通时序分析约束。
- 2、熟悉 linux 操作系统原理、shell 脚本编写。具备实际项目 c 开发能力。
- 3、良好项目框架设计思维、逻辑分析能力,专业高效的问题解决能力。
- 4、良好学习能力、沟通协调能力及团队合作意识。

深圳市一览网络股份有限公司 2022.03.09

一览网络股份有限公司